• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種取樣相位校正方法，包含：使一儲存裝置控制器傳送一第二命令訊號，來讀取一儲存裝置內的一內容；根據該內容，使該儲存裝置控制器傳送一第一命令訊號及具有一第三取樣相位之一第三資料訊號給該儲存裝置；以及根據該儲存裝置相對應該第一命令訊號及該第三資料訊號所回應給該儲存裝置控制器的一回應資訊，來判斷該儲存裝置控制器對該儲存裝置的資料傳輸是否有錯誤，以判斷該第三取樣相位是否恰當；其中，該第二命令訊號使用一第二時脈來傳送，該第一命令訊號係使用一第一時脈來傳送，該第二時脈慢於該第一時脈。
    公开号:TW201314460A
    申请号:TW100140409
    申请日:2011-11-04
    公开日:2013-04-01
    发明作者:Neng-Hsien Lin；Guo-Bing Jiang
    申请人:Realtek Semiconductor Corp；
    IPC主号:H04B17-00
    专利说明:
    取樣相位校正方法，使用此取樣相位校正方法的儲存系統
    本發明有關於取樣相位校正方法以及使用此取樣相位校正方法的儲存系統，特別有關於自儲存裝置控制器寫入資料至儲存裝置時的取樣相位校正方法以及使用此取樣相位校正方法的儲存系統。
    一般來說，一個SD(Secure Digital)儲存裝置會包含一SD卡控制器以及一SD記憶卡。兩者間的主要通訊訊號有：時脈訊號(CLK)，命令訊號(CMD)和資料訊號(DAT)。根據SD卡的規格，命令訊號和資料訊號需要在時脈訊號(由控制器提供)的同步下發送和接收。亦即要保證命令訊號與資料訊號兩者與時脈訊號間存在一定的相位(Phase)關係，否則會導致傳輸不正確，進而造成控制器與SD記憶卡通訊失敗。第1圖繪示了習知技術中資料取樣的示意圖。如第1圖所示，當接收端的採樣點在“10”時的相位是最佳的，而“0”、“1”、“n-1”、“n”時是最差的並且很可能造成資料取樣錯誤。
    一般而言，儲存裝置中會有兩個影響資料傳輸準確度的因素。其中一個是資料傳輸速度，當資料傳輸越快，有效資料採樣範圍(如第1圖中的有效資料區域)就越小，也就越容易造成傳輸雙方取樣資料的錯誤。然而，隨著SD記憶卡速度的提高(舉例來說，SD3.0卡規範中引入UHS-I傳輸模式，時脈訊號頻率最高可達208MHz)，有效資料的取樣範圍就會變小，取樣點稍有偏差就容易會造成資料取樣錯誤。另一個則是訊號傳輸路徑，隨著電路板間的訊號傳輸線長度和阻抗等的不同，命令訊號、資料訊號和時脈訊號等相位關係就會隨著這些應用環境的不同而有所差異，亦容易造成資訊傳輸錯誤。
    第2圖繪示了習知技術之SD儲存裝置以及此SD儲存裝置寫入資料(TX)和讀取資料(RX)的示意圖。如第2圖所示，SD儲存裝置包含了SD卡控制器201以及SD記憶卡205。而訊號的傳輸在“寫入”資料和“讀取”資料這兩種模式中會有不一樣的處理方式。在寫入資料的流程中，時脈訊號、命令訊號以及資料訊號都是同向的，因此相位上比較好掌控。然而，在實際運用上，當傳輸速度較高時，很容易因為電路板的佈線或阻抗等環境因素造成傳輸品質不佳進而造成傳輸失敗。因此實際上很難用同一個固定的相位在不同的環境下作穩定傳輸。然而，SD規範中並沒有提出修正此類問題的機制。
    而在讀取資料過程中，時脈/命令訊號係由SD卡控制器先送給SD記憶卡，SD記憶卡在收到時脈/命令訊號之後才會回應對應的資料。SD卡控制器從送出時脈/命令訊號到收到SD記憶卡送出的命令/資料的延遲時間為2*(Tpad+Tpcb)，其中Tpad係為SD卡控制器201內部的訊號延遲加上連接墊(如202、204)所造成的訊號延遲，而Tpcb係為印刷電路板線路203所造成的信號延遲。這些延遲時間會隨著電路板、連接墊的不同甚至溫度等環境因素而變得不可預測，如果再加上前述之有效資料範圍因為時脈頻率變高而變小的效應，那就很容易使得SD卡控制器無法接收到SD記憶卡所送出的正確資料。SD 3.0規格有提出一方法來改善此類問題，其係利用一命令訊號CMD19來執行相關的測試，以判斷目前採用的訊號採樣相位是否可以正確讀取資料。然而SD儲存裝置在DDR傳輸模式並下沒有支援CMD19，因此無法利用CMD19執行相關的測試。除此之外，無論是寫入資料或是讀取資料的相位測試，都必須建立在命令訊號可以正確接收的基礎上。然而，SD 3.0規格及相關技術並未留意到命令訊號是否可正確接收的問題。
    因此，本發明之一目的為提供一種用於寫入資料之取樣相位校正方法。
    本發明之另一目的為提供一種命令訊號之取樣相位校正方法。
    本發明之又一目的為提供一種用於讀取資料之取樣相位校正方法。
    本發明之一實施例揭露了一種取樣相位校正方法，包含：使一儲存裝置控制器傳送一第二命令訊號，來讀取一儲存裝置內的一內容；根據該內容，使該儲存裝置控制器傳送一第一命令訊號及具有一第三取樣相位之一第三資料訊號給該儲存裝置；以及根據該儲存裝置相對應該第一命令訊號及該第三資料訊號所回應給該儲存裝置控制器的一回應資訊，來判斷該儲存裝置控制器對該儲存裝置的資料傳輸是否有錯誤，以判斷該第三取樣相位是否恰當；其中，該第二命令訊號使用一第二時脈來傳送，該第一命令訊號係使用一第一時脈來傳送，該第二時脈慢於該第一時脈。
    本發明之又一實施例揭露了一種取樣相位校正方法，該取樣相位校正方法包含：使一儲存裝置控制器傳送一第三命令訊號給一儲存裝置；藉由改變該第三命令訊號的高低兩位準的時間週期及根據該儲存裝置相對應該第三命令訊號對該儲存裝置控制器的回應，來選取一命令取樣相位；使一儲存裝置控制器傳送具有該命令取樣相位之一第一命令訊號給一儲存裝置；經由一命令訊號線，該儲存裝置回應一回應資訊給該儲存裝置控制器；經由一資料線，該儲存裝置傳送具有一第三取樣相位之一第三資料訊號給該儲存裝置控制器以作為一第三接收資料；以及根據該回應資訊以及該第三接收資料來判斷該儲存裝置控制器是否正確的自該儲存裝置接收訊號，藉以判斷該第三取樣相位是否恰當。
    本發明之又一實施例揭露了一種儲存系統，包含：一儲存裝置；以及一儲存裝置控制器，傳送一第二命令訊號來讀取一儲存裝置內的一內容，且根據該內容傳送一第一命令訊號及具有一第三取樣相位之一第三資料訊號給該儲存裝置，該儲存裝置控制器更根據該儲存裝置所回應的一回應資訊，來判斷該儲存裝置控制器對該儲存裝置的資料傳輸是否有錯誤，以判斷該第三取樣相位是否恰當；其中，該儲存裝置控制器使用一第二時脈來傳送該第二命令訊號，並使用一第一時脈來傳送該第一命令訊號係，該第二時脈慢於該第一時脈。
    根據上述之實施例，本發明提供了寫入資料之取樣相位校正方法來改善習知技術中未對寫入資料時的取樣相位進行校正之缺點。更提供了命令訊號之取樣相位校正方法以及讀取資料之取樣相位校正方法，讓資料無論是寫入或讀取時，都能更為精確。
    在以下的實施例中，本發明分別提出了命令訊號(CMD)的取樣相位校正方法、資料寫入(傳輸(TX))時的資料取樣相位校正方法以及資料讀取(接收(RX))時的資料取樣相位校正方法。熟知此項技藝者當可根據以下之教示進行各種校正方法之組合或潤飾，此類變化均應在本發明所涵蓋的範圍之內。
    第3圖繪示了根據本發明之實施例的命令訊號取樣相位校正方法之示意圖。在習知技術中，命令訊號的工作週期(duty cycle)皆為50%(亦即命令訊號之低位準和高位準之時間週期相當)，如命令訊號A。如此一來，無論是利用相位0-N中的那一個來取樣，都會得到相同的結果，因此無從分辮起相位0-N的好壞。因此，在本發明之一實施例中，將命令訊號的工作週期調整為不等於50%，如命令訊號B。如此，可以讓相位取樣結果有所差異。以第3圖所示的命令訊號B為例，相位N-2至N便為較不好的相位，因此將其從可選擇的相位中去除，如此可以確保命令訊號傳送時，係以較好的相位來取樣進行。在一實施例中，命令訊號可用CMD13來實現。根據SD規範，當SD記憶卡發現收到的命令有CRC的錯誤時，將不會對該命令進行回應(Response)。回應的起始位元為’0’,因此SD卡控制器可以在一定時間內檢查命令訊號傳收線上是否收到’0’,藉此判定當時的相位是否可以讓SD記憶卡卡接受到正確的CMD13。
    第4圖繪示了根據本發明之實施例的命令訊號取樣相位校正方法之流程圖。如第4圖所示，其包含了： 步驟401
    開始相位校正流程。 步驟403
    從SD卡控制器傳送CMD 13給SD記憶卡。如前所述，步驟403中的CMD 13之工作週期可以設置為不等於50%，亦即其高低兩位準具有不同的時間週期。 步驟405
    紀錄現今相位下的測試結果。 步驟407
    判斷是否所有相位均已測試。若是則到步驟409，若否則回到步驟403。 步驟409
    選擇最適當的相位。
    以下將說明根據本發明之實施例的用於寫入(傳送(TX))資料之資料取樣相位校正方法。於此之前，將先說明習知技術中寫入資料時，時脈訊號、命令訊號以及資料訊號之關係。第5圖繪示了習知技術中寫入資料時，時脈訊號、命令訊號以及資料訊號之關係示意圖。當寫入資料時，其流程可如下所示：SD卡控制器向SD記憶卡發送寫入命令，SD記憶卡收到命令後會傳送一個回應給控制器。SD記憶卡對收到的資料和CRC進行校驗後，發送CRC狀態告知SD卡控制器是否成功收到資料。前述步驟都是在SD卡控制器提供的時脈同步下完成。
    根據前述之訊號關係，根據本發明之實施例的資料傳送之資料取樣相位校正方法係使SD卡控制器以正常的工作時脈來傳送一命令訊號CMD 27給SD記憶卡。CMD27是SD規範中要求支援的一個命令，其作用是讓SD卡控制器可以修改SD卡內的CSD寄存器(Card Specific Data register)。而在此之前，若無法確認命令訊號是否可以正確地由SD卡控制器傳送給SD記憶卡，可以利用第3圖的方法和第4圖的流程來選取一傳送命令訊號的最適當的相位。透過這個CMD27命令，SD卡控制器可以透過檢查SD記憶卡送回之回應與CRC狀態來確認SD卡控制器對SD記憶卡的資料傳輸是否有任何錯誤發生，以判斷相對之一取樣相位是否恰當。而為了確保SD卡控制器可以得到正確的CSD寄存器內容，SD卡控制器可在傳送命令訊號CMD27之前使用一個較慢速的時脈對SD記憶卡傳送命令訊號CMD9來獲取。此慢速時脈之速度目的是讓SD卡控制器能正確無誤的讀取到CSD寄存器內容。根據SD規範，當SD記憶卡接收到CMD27且接收到的資料與CSD寄存器內容有誤時，SD記憶卡並不會將CSD覆蓋，因此本實施例測試資料傳送取樣相位的過程中可以保證SD記憶卡的原始內容不會被修改。而為了確保SD記憶卡送回之回應與CRC狀態可以由SD卡控制器正確接收，SD記憶卡亦可以一個較慢速的時脈來送回相關資訊。
    根據本發明之實施例的用於寫入(傳輸)資料之取樣相位校正方法可如第6圖所示，其包含了下列之步驟： 步驟601
    傳送CMD9來取得正確的CSD寄存器內容。 步驟603
    進行命令訊號取樣相位測試，亦即進行第3圖和第4圖所示之命令訊號取樣相位測試步驟。
    須注意的是，步驟603在其他實施例中可予以省略，僅執行步驟601,605-611。或是先執行完步驟605後再執行步驟603。 步驟605
    使SD卡控制器傳送CMD27給SD記憶卡，讓SD卡控制器修改SD記憶卡的內容(此例中為CSD寄存器的內容)。 步驟607
    透過檢查SD記憶卡送回之回應與CRC狀態資料來確認資料傳輸是否有任何錯誤發生，並紀錄測試結果。 步驟609
    判斷是否所有相位均已測試。若是則到步驟611，若否則回到步驟603。 步驟611
    選擇最適當的相位。
    以下將說明根據本發明之實施例的用於讀取(接收)資料之取樣相位校正方法。本發明之一實施例讓SD卡控制器傳送命令訊號ACMD 13給SD記憶卡。ACMD13是SD規範中規定SD記憶卡需要支援的命令，SD卡控制器透過ACMD13此命令訊號可以向SD記憶卡獲取卡狀態資訊(CARD STATUS)。SD記憶卡收到ACMD13後，會透過命令訊號線向SD卡控制器傳送回應，並通過資料線向SD卡控制器發送卡狀態資訊，並包含CRC狀態。SD卡控制器可以透過收到的資料和CRC狀態做校驗，判定由資料線所傳回之卡狀態資訊是否正確。記憶卡控制器同時也透過SD記憶卡傳回之回應(也包含CRC狀態)來得知命令訊號線上的接受能力是否有問題。若回應與卡狀態資訊都正確接受，說明現今取樣相位下的資料接收能力沒有問題。
    第7圖繪示了根據本發明之實施例的用於讀取(接收)資料之取樣相位校正方法之流程圖。 步驟701
    開始相位校正流程。 步驟703
    使SD卡控制器傳送ACMD 13給SD記憶卡。
    而在此之前，若無法確認命令訊號是否可以正確地由SD卡控制器傳送給SD記憶卡，可以利用第3圖的方法和第4圖的流程來選取一傳送命令訊號的最適當的相位。 步驟705
    使SD卡控制器接收SD記憶卡所回應的資訊，例如CRC狀態或卡狀態資訊。而SD記憶卡所回應的資訊為何，係依步驟703中係傳送那一命令訊號來決定。 步驟707
    紀錄現今相位下的測試結果。 步驟709
    判斷是否所有相位均已測試。若是則到步驟711，若否則回到步驟703。 步驟711
    選擇最適當的相位。
    須注意的是，前述之本發明所提出之所有校正方法並不受限於要待所有相位都測試完後才選出最恰當的相位，亦可只測試一部份後，便從已測試的相位中選出最適合的相位。
    第8圖繪示了根據本發明之實施例的如何挑選較佳之取樣相位的示意圖。其中一選擇的判斷方式為：若有複數個資料或命令取樣相位被判斷為恰當取樣相位，則判定複數個恰當取樣相位中，具有最大連續恰當取樣相位的取樣相位群之中間的取樣相位為一較佳取樣相位。以第8圖為例，資料取樣相位0-1和5-15皆被判斷為恰當資料取樣相位(其中15與0可視為連續)，則具有最大連續恰當取樣相位的取樣相位群中(5→15→1)中間的資料取樣相位11為一較佳取樣相位。又如，若0-2，4-12皆被判斷為恰當取樣相位，則具有最大連續取樣相位的取樣相位群中(4-12)中間的取樣相位8為一較佳取樣相位。又如，若0-1，4-11皆被判斷為恰當取樣相位，則具有最大連續恰當取樣相位的資料取樣相位群(4-11)中之中間的資料取樣相位7或8為較佳取樣相位。亦即若恰當取樣相位群中，具有最大連續取樣相位的取樣相位群其連續取樣相位之個數為N；且若N為奇數，則較佳取樣相位為其中之第(N+1)/2個取樣相位；且若N為偶數，則較佳取樣相位為其中之第(N/2)或第(N/2)+1個取樣相位。
    前述之校正方法可運用在第2圖所示的硬體裝置上，其可以軔體的方式來達成，例如在SD卡控制器201中寫入軔體來完成前述之校正方法。又或者，可以利用硬體的方式來達成。舉例來說，可如第9圖所示般增加一工作週期調整單元901來調整命令訊號的工作週期，以完成第3圖和第4圖所示的命令訊號取樣相位校正方法。此外，熟知此項技藝者更可根據本發明所提供實施例之教示，將前述校正方法運用在其他儲存系統上，其亦不脫本發明之範圍。
    根據上述之實施例，本發明提供了寫入資料時的取樣相位校正方法來改善習知技術中未對寫入資料時的取樣相位進行校正之缺點。更提供了命令訊號取樣相位校正方法以及讀取資料時的取樣相位校正方法，讓資料無論是寫入或讀取時，都能更為精確。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    201．．．SD卡控制器
    203．．．印刷電路板線路
    205．．．SD記憶卡
    901．．．工作週期調整單元
    第1圖繪示了習知技術中資料取樣的示意圖。
    第2圖繪示了習知技術中SD儲存裝置寫入資料和讀取資料的示意圖。
    第3圖繪示了根據本發明之實施例的命令訊號取樣相位校正方法之示意圖。
    第4圖繪示了根據本發明之實施例的命令訊號取樣相位校正方法之流程圖。
    第5圖繪示了習知技術中，時脈訊號、命令訊號以及資料訊號之關係示意圖。
    第6圖繪示了根據本發明之實施例的用於寫入資料之取樣相位校正方法之流程圖。
    第7圖繪示了根據本發明之實施例的用於讀取資料之取樣相位校正方法之流程圖。
    第8圖繪示了根據本發明之實施例的如何挑選較佳之取樣相位的示意圖。
    第9圖繪示了根據本發明之實施例的SD儲存裝置之示意圖。
    401-409．．．步驟
    权利要求:
    Claims (15)
    [1] 一種取樣相位校正方法，包含：使一儲存裝置控制器傳送一第二命令訊號，來讀取一儲存裝置內的一內容；根據該內容，使該儲存裝置控制器傳送一第一命令訊號及具有一第三取樣相位之一第三資料訊號給該儲存裝置；以及根據該儲存裝置相對應該第一命令訊號及該第三資料訊號所回應給該儲存裝置控制器的一回應資訊，來判斷該儲存裝置控制器對該儲存裝置的資料傳輸是否有錯誤，以判斷該第三取樣相位是否恰當；其中，該第二命令訊號使用一第二時脈來傳送，該第一命令訊號係使用一第一時脈來傳送，該第二時脈慢於該第一時脈。
    [2] 如請求項第1項所述之取樣相位校正方法，其中該回應資訊使用一第四時脈來傳送，該第四時脈慢於該第一時脈。
    [3] 如請求項第1項所述之取樣相位校正方法，其中該儲存裝置係為一SD記憶卡，其中該第一命令訊號係為符合SD規範的CMD27命令，該第二命令訊號係為符合SD規範的CMD9命令，該內容係儲存於一CSD寄存器中。
    [4] 如請求項第1項所述之取樣相位校正方法，更包含：使該儲存裝置控制器傳送一第三命令訊號給該儲存裝置；以及藉由改變該第三命令訊號的高低兩位準的時間週期及根據該儲存裝置相對應該第三命令訊號對該儲存裝置控制器的回應，來選取一命令取樣相位；其中，該第二命令訊號使用該命令取樣相位來傳送。
    [5] 如請求項第1項所述之取樣相位校正方法，更包含：藉由改變該第三資料訊號的高低兩位準的時間週期及根據該回應資訊，來選取一第三資料取樣相位。
    [6] 如請求項第5項所述之取樣相位校正方法，更包含：若有複數個第三取樣相位被判斷為恰當取樣相位，則根據該些恰當取樣相位中具有最大連續取樣相位的資料取樣相位群之中間取樣相位來選取該第三資料取樣相位。
    [7] 如請求項第1項所述之取樣相位校正方法，更包含：使該儲存裝置控制器傳送一第五命令訊號給該儲存裝置；以及經由一命令訊號線，該儲存裝置回應一回應資訊給該儲存裝置控制器；經由一資料線，該儲存裝置傳送具有一第六取樣相位之一第六資料訊號給該儲存裝置控制器以作為一第六接收資料；以及根據該回應資訊以及該第六接收資料來判斷該儲存裝置控制器是否正確的自該儲存裝置接收訊號，藉以判斷該第六取樣相位是否恰當。
    [8] 如請求項第7項所述之取樣相位校正方法，其中該第五命令訊號係為符合SD規範的ACMD13命令。
    [9] 如請求項第7項所述之取樣相位校正方法，更包含：藉由改變該第六資料訊號的高低兩位準的時間週期及根據該回應資訊，來選取一第六資料取樣相位。
    [10] 一種取樣相位校正方法，該取樣相位校正方法包含：使一儲存裝置控制器傳送一第三命令訊號給一儲存裝置；藉由改變該第三命令訊號的高低兩位準的時間週期及根據該儲存裝置相對應該第三命令訊號對該儲存裝置控制器的回應，來選取一命令取樣相位；使一儲存裝置控制器傳送具有該命令取樣相位之一第一命令訊號給一儲存裝置；經由一命令訊號線，該儲存裝置回應一回應資訊給該儲存裝置控制器；經由一資料線，該儲存裝置傳送具有一第三取樣相位之一第三資料訊號給該儲存裝置控制器以作為一第三接收資料；以及根據該回應資訊以及該第三接收資料來判斷該儲存裝置控制器是否正確的自該儲存裝置接收訊號，藉以判斷該第三取樣相位是否恰當。
    [11] 如請求項第10項所述之取樣相位校正方法，更包含：藉由改變該第三資料訊號的高低兩位準的時間週期，並根據該回應資訊以及該第三接收資料，來選取一第三資料取樣相位。
    [12] 如請求項第11項所述之取樣相位校正方法，更包含：若有複數個第三取樣相位被判斷為恰當取樣相位，則根據該些恰當取樣相位中具有最大連續取樣相位的資料取樣相位群之中間取樣相位來選取該第三資料取樣相位。
    [13] 一種儲存系統，包含：一儲存裝置；以及一儲存裝置控制器，傳送一第二命令訊號來讀取一儲存裝置內的一內容，且根據該內容傳送一第一命令訊號及具有一第三取樣相位之一第三資料訊號給該儲存裝置，該儲存裝置控制器更根據該儲存裝置所回應的一回應資訊，來判斷該儲存裝置控制器對該儲存裝置的資料傳輸是否有錯誤，以判斷該第三取樣相位是否恰當；其中，該儲存裝置控制器使用一第二時脈來傳送該第二命令訊號，並使用一第一時脈來傳送該第一命令訊號係，該第二時脈慢於該第一時脈。
    [14] 如請求項第13項所述之儲存系統，其中該儲存裝置控制器傳送一第三命令訊號給該儲存裝置，並藉由改變該第三命令訊號的高低兩位準的時間週期及根據該儲存裝置相對應該第三命令訊號對該儲存裝置控制器的回應來選取一命令取樣相位；其中，該第二命令訊號使用該命令取樣相位來傳送。
    [15] 如請求項第14項所述之儲存系統，其中該儲存裝置控制器藉由改變該第三資料訊號的高低兩位準的時間週期及根據該回應資訊，來選取一第三資料取樣相位。
    类似技术:
    公开号 | 公开日 | 专利标题
    US7694031B2|2010-04-06|Memory controller including a dual-mode memory interconnect
    US7694202B2|2010-04-06|Providing memory test patterns for DLL calibration
    JP2012208936A|2012-10-25|コマンド／アドレス・カリブレーションを採用するメモリ装置
    US8667347B2|2014-03-04|Active calibration for high-speed memory devices
    US9798353B2|2017-10-24|Command protocol for adjustment of write timing delay
    US20130019119A1|2013-01-17|Memory device, host device, and sampling clock adjusting method
    US8762657B2|2014-06-24|Method and system for synchronizing address and control signals in threaded memory modules
    JP2010508599A|2010-03-18|高速シリアルバッファを有するメモリシステム
    KR101733483B1|2017-05-11|메모리 시스템 내에서 쓰기 레벨링을 위한 시작 값들을 조정하는 방법
    US9502099B2|2016-11-22|Managing skew in data signals with multiple modes
    US9257200B2|2016-02-09|Bit error testing and training in double data rate | memory system
    KR101617374B1|2016-05-02|에러 검출 기법들에 의거한 메모리 쓰기 타이밍의 조정
    US20130232372A1|2013-09-05|Integrated circuit, voltage value acquisition method, and transmission and reception system
    TWI453588B|2014-09-21|取樣相位校正方法，使用此取樣相位校正方法的儲存系統
    CN101232363B|2011-01-19|相位调节功能评估方法，传输容限测量方法以及信息处理装置
    US20080104456A1|2008-05-01|Memory system including asymmetric high-speed differential memory interconnect
    US7411862B2|2008-08-12|Control signal training
    KR100736675B1|2007-07-06|반도체 소자 테스트 장치
    US9570128B2|2017-02-14|Managing skew in data signals
    JP2017536639A|2017-12-07|ソースシンクロナスインターフェースから受信する制御デバイスのキャリブレーション
    CN108874686B|2021-08-03|内存参数调节方法、装置及设备
    US8671304B2|2014-03-11|Adjustment of write timing based on a training signal
    KR20120109958A|2012-10-09|커맨드/어드레스 캘리브레이션을 채용하는 메모리 장치
    US7050340B1|2006-05-23|Semiconductor memory system and method for the transfer of write and read data signals in a semiconductor memory system
    US9911478B1|2018-03-06|Method and apparatus for auto-calibration of delay settings of memory interfaces
    同族专利:
    公开号 | 公开日
    US20130070829A1|2013-03-21|
    TWI453588B|2014-09-21|
    CN103021470B|2016-08-03|
    CN103021470A|2013-04-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    WO2001048972A1|1999-12-28|2001-07-05|Mellanox Technologies Ltd.|Adaptive sampling|
    US6627444B1|2000-08-07|2003-09-30|Smiths Detection - Toronto Ltd.|Method and solid phase calibration sample for calibration of analytical instructions|
    DE102004047424A1|2004-09-28|2006-04-06|Micronas Gmbh|Schaltung und Verfahren zur Trägerrückgewinnung|
    US8654885B2|2006-06-06|2014-02-18|Qualcomm Incorporated|Fast in-phase and quadrature imbalance calibration|
    US7969337B2|2009-07-27|2011-06-28|Lsi Corporation|Systems and methods for two tier sampling correction in a data processing circuit|
    JP2011090361A|2009-10-20|2011-05-06|Renesas Electronics Corp|位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法|
    US8305835B2|2010-12-14|2012-11-06|Advanced Micro Devices, Inc.|Memory elements having configurable access duty cycles and related operating methods|US8972818B2|2012-10-05|2015-03-03|Qualcomm Incorporated|Algorithm for optimal usage of external memory tuning sequence|
    CN104240748B|2013-06-19|2017-04-12|瑞昱半导体股份有限公司|数据信号的过取样方法及其过取样装置|
    JP6640696B2|2016-10-20|2020-02-05|キオクシア株式会社|インターフェースシステム|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    CN201110282245.4A|CN103021470B|2011-09-21|2011-09-21|取样相位校正方法和使用此取样相位校正方法的储存系统|
    [返回顶部]